IOMMU_PMU_TL_LOW_REG5 Модуль управления памятью ввода-вывода IOMMU: список регистров 31 |•|•|•|•|•|•|•|•|•|•|•|•|•|•|•|•| 16 15 |•|•|•|•|•|•|•|•|•|•|•|•|•|•|•|•| 00 PMU_TL_LOW5 Bits 31 : 0R 0x0 Record total latency of Master5, lower 32-bit register Команда U-Boot для чтения регистра md 30f0350 1Bit fields structure
typedef union iommu_pmu_tl_low_reg5
{
struct
{
unsigned pmu_tl_low5 : 32;
} b;
unsigned long w;
} IOMMU_PMU_TL_LOW_REG5
|
 |