IOMMU_PMU_ML_REG5 Модуль управления памятью ввода-вывода IOMMU: список регистров 31 |•|•|•|•|•|•|•|•|•|•|•|•|•|•|•|•| 16 15 |•|•|•|•|•|•|•|•|•|•|•|•|•|•|•|•| 00 PMU_ML5 Bits 31 : 0R 0x0 Record the max latency of Master5. Команда U-Boot для чтения регистра md 30f0358 1Bit fields structure
typedef union iommu_pmu_ml_reg5
{
struct
{
unsigned pmu_ml5 : 32;
} b;
unsigned long w;
} IOMMU_PMU_ML_REG5
|
 |