|
Узел: pmu - комментарии
PMU (ARM Performance Monitor Units )
Ядра ARM часто имеют блоки мониторинга производительности (PMU) для подсчета событий процессора и кеша, таких как потери и попадания в кеш.
Узел в дереве устройств OpiZero2 имеет свойства:
compatible arm,armv8-pmuv3
interrupts 0x00000000 0x0000008c 0x00000004 0x00000000 0x0000008d 0x00000004 0x00000000 0x0000008e 0x00000004 0x00000000 0x0000008f 0x00000004
Одно комбинированное прерывание или одно на ядро.
Если прерывание является прерыванием для каждого процессора (PPI), то следует указать одно прерывание
Необязательные свойства:
interrupt-affinity - при использовании SPI указывает список последовательностей узлов ЦП,
непосредственно соответствующий сходству SPI, перечисленных в свойстве прерываний.
При использовании PPI указывает список фазовых узлов для узлов ЦП, соответствующих набору ЦП, у которых есть PMU этого типа, сигнализирующий об PPI, указанном в свойстве прерываний, если это еще не указано.
самим спецификатором прерывания PPI (в этом случае свойство сродства прерывания не должно присутствовать).
Это свойство должно присутствовать при наличии более одного SPI.
qcom,no-pc-write - указывает, что этот PMU не поддерживает события 0xc и 0xd.
secure-reg-access - указывает, что доступен регистр включения безопасной отладки ARMv7 (SDER).
Это заставит драйвер выполнить любую необходимую настройку, которая возможна только в безопасном состоянии ARMv7.
Если он отсутствует, ARMv7 SDER не будет затронут, что означает, что PMU может не работать, если только внешний
код (загрузчик или монитор безопасности) выполнил соответствующую инициализацию.
Обратите внимание, что это свойство недействительно для ЦП без ARMv7 или ЦП ARMv7, загружающих Linux в незащищенном состоянии.
|
 |
