PLL_DDR0_BIAS_REG Контроллер синхрогенератора: список регистров 31 |•|•|•|•|•|•|•|•|•|•|•|•|•|•|•|•| 16 15 |•|•|•|•|•|•|•|•|•|•|•|•|•|•|•|•| 00 Unused Bits 31 : 21PLL_BIAS_CTRL. Bits 20 : 16R/W 0x3 PLL bias control [4:0]. Unused Bits 15 : 0Команда U-Boot для чтения регистра md 3001310 1Bit fields structure
typedef union pll_ddr0_bias_reg
{
struct
{
unsigned unused0 : 16;
unsigned pll_bias_ctrl. : 5;
unsigned unused1 : 11;
} b;
unsigned long w;
} PLL_DDR0_BIAS_REG
|
 |