Регистры Allwinner H616
Сокращения  |  Дерево шин  |  Карта памяти
VE_CLK_REG
3.3.4. VE Clock Register - адрес: 0x3001690 (смещение: 0x0690)

Контроллер синхрогенератора: список регистров

31 |•|•|•|•|•|•|•|•|•|•|•|•|•|•|•|•| 16
15 |•|•|•|•|•|•|•|•|•|•|•|•|•|•|•|•| 00

  SCLK_GATING

Bit 31
R/W
0x0

Gating Special Clock
0: Clock is OFF
1: Clock is ON
SCLK = Clock Source/Divider M.

  Unused

Bits 30 : 25

  CLK_SRC_SEL.

Bit 24
R/W
0x0

Clock Source Select
0: PLL_VE
1: /

  Unused

Bits 23 : 3

  FACTOR_M

Bits 2 : 0
R/W
0x0

Factor M.(M= FACTOR_M +1)
FACTOR_M is from 0 to 7.

Команда U-Boot для чтения регистра

md 3001690 1

Bit fields structure 

typedef union  ve_clk_reg
{
  struct
  {
   unsigned factor_m : 3;
   unsigned unused0 : 21;
   unsigned clk_src_sel. : 1;
   unsigned unused1 : 6;
   unsigned sclk_gating : 1;
  } b;
   unsigned long w;
} VE_CLK_REG
Allwinner H616 Manual