EPHY_25M_CLK_REG Контроллер синхрогенератора: список регистров 31 |•|•|•|•|•|•|•|•|•|•|•|•|•|•|•|•| 16 15 |•|•|•|•|•|•|•|•|•|•|•|•|•|•|•|•| 00 SCLK_GATING Bit 31R/W 0x0 Gating Special Clock PLL_PERI0_GATING Bit 30R/W 0x0 Gating PLL_PERI0 Clock Unused Bits 29 : 0Команда U-Boot для чтения регистра md 3001970 1Bit fields structuretypedef union ephy_25m_clk_reg { struct { unsigned unused0 : 30; unsigned pll_peri0_gating : 1; unsigned sclk_gating : 1; } b; unsigned long w; } EPHY_25M_CLK_REG |