HDMI0_SLOW_CLK_REG Контроллер синхрогенератора: список регистров 31 |•|•|•|•|•|•|•|•|•|•|•|•|•|•|•|•| 16 15 |•|•|•|•|•|•|•|•|•|•|•|•|•|•|•|•| 00 SCLK_GATING Bit 31R/W 0x0 Gating Special Clock Unused Bits 30 : 0Команда U-Boot для чтения регистра md 3001b04 1Bit fields structure
typedef union hdmi0_slow_clk_reg
{
struct
{
unsigned unused0 : 31;
unsigned sclk_gating : 1;
} b;
unsigned long w;
} HDMI0_SLOW_CLK_REG
|
 |